© NeuroVexon UG

NeuroVexon hat sein selbst entwickeltes KI-Chip-Design Vexon-1 auf eine zweite, größere FPGA-Entwicklungsplattform übertragen. Erstmals läuft die NPU dabei nicht mehr als einzelner Kern, sondern im Verbund mehrerer Rechenkacheln parallel auf einem FPGA.

Mehr Rechenleistung und eigene Steuerung

Neben der Skalierung des Designs wurde das Rechenwerk pro Kachel verdoppelt. Hinzu kommt ein eigener RISC-V-Steuerkern, der neue Abläufe künftig über Firmware ermöglichen soll, ohne dafür Änderungen an der Hardware vornehmen zu müssen.

Auch die Software-Seite wurde weiterentwickelt: NeuroVexon setzt auf ein eigenes Linux-Image und einen eigenen Treiber-Stack. Nach Angaben des Unternehmens sind alle fünf Kern-Innovationen inzwischen über den tatsächlichen Treiberpfad in Hardware nachgewiesen.

Leistungsnachweis auf FPGA

Auch bei der Rechenleistung zeigt sich die Skalierung: Eine typische Matrixmultiplikation wird von der NPU Ende-zu-Ende 4,6-mal schneller berechnet als von allen vier CPU-Kernen desselben Chips zusammen. Gegen eine handoptimierte Bibliothek liegt der Vorteil laut NeuroVexon bei realistisch zwei- bis dreimal.

Mit der erfolgreichen Umsetzung auf der größeren FPGA-Plattform sieht NeuroVexon einen wichtigen Nachweis dafür, dass sich das Design für unterschiedliche Einsatzgrößen skalieren lässt. Der nächste Entwicklungsschritt ist nun die Umsetzung in Silizium.

Mehr Neuigkeiten aus dem microTEC-Netzwerk finden Sie in unserer Newsübersicht:
Zur Übersicht

Sie möchten keine Neuigkeiten verpassen?
Abonnieren Sie unser Newsupdate, um aktuelle Themen rund um das microTEC-Universum direkt in Ihr Postfach zu bekommen:
Jetzt Newsupdate abonnieren